400 Gb/s QSFP-DD DCO 120km Transceiver

400G ZR-QSFP-DD DCO-Module basieren auf DP- 16QAM, die ein erweitertes C-Band, eine kohärente Erkennung der Polarisation divers ität und einen fortschritt lichen elektronischen Verbindungs ausgleich unterstützen. Auf der Empfangs seite des Demodulators kann eine chromatische Dispersion kompensation angewendet werden. Dieses Modul wird unter Verwendung der Zwei-Draht-Schnitts telle verwaltet, die in der Common Management Interface Specific ation (CMIS) angegeben ist.

Das Modul verwendet einen 76-poligen QSFP-DD MSA-QSFP-DD Hardware spezifikation stecker für alle elektrischen Schnitts tellen mit der Host-Karte, während die optischen Schnitts tellen auf der Leitungs seite über die optischen Aufnahmen auf der QSFP-DD bereit gestellt werden. Das Modul kann in drei Funktions teile portion iert werden: TX-Pfad, RX-Pfad und Control & Power-Block.

Die Host-Schnitts telle besteht aus insgesamt 8 Hochgeschwindigkeits-SerDes-Bahnen. Auf diese Weise kann das Modul eine Schnitts telle für die 400-G-Anwendung unterstützen: eine unabhängige Client-Schnitts telle im doppelten 4-Spur-Modus (für 400GbE-Anwendung). und vier unabhängige Doppelspur-Modus-Client-Schnitts tellen (für 4 * 100GbE-Anwendung).

Die Verwaltungs kommunikation schnitts telle bietet eine Reihe von elementaren Verwaltungs operationen, mit denen der Host von Verwaltungs registern in Byte größe in der Verwaltungs speicher karte des Moduls lesen oder in diese schreiben kann. Es gibt Lese-und Schreib operationen sowohl für einzelne Bytes als auch für zusammenhängende Byte sequenzen. Es werden zwei Arten von Lese vorgängen unterstützt, entweder mit impliziter Adressierung (von der aktuellen Adresse gelesen) oder mit expliziter Adressierung.

Die Management-Kommunikation schnitts telle unter scheidet eine Rolle und eine s-Rolle. Der Host ist der und das Modul ist der s.

Das initiiert alle Operationen, die zur Daten übertragung führen. Daten können von den zu den s (in Schreib operationen) und von den s zu den (in Lese operationen) übertragen werden.

Merkmale

● Unterstützung Flex-Grid-Kanal abstand DWDM im C-Band

● Unterstützung clients eitige Schnitts tellen: 400GAUI-8/4*100GAUI-2

● Unterstützung Line-Side-DP-16QAM mit CFEC

● Standard QSFP-DD Typ 2 Formfaktor

● 76pin QSFP-DD MSA-konformer Anschluss

● Konform zu CMIS 5.0

● Konform mit der OIF-Umsetzung vereinbarung für kohärente CMIS, Rev. 01.1

● OIF-400ZR-01.0_reduced2.pdf

● RoHS konform

Typische Anwendung

Das Anwendungs feld des Moduls ist von Kurzstrecken-Verbindungen (ZR) bis Metro(MR) weit verbreitet. Wie in Abbildung 1 gezeigt, besteht es aus Hoch daten spuren, einer einzelnen 3,3-V-Stromversorgung, einer IIC-Schnitts telle für die Moduls teuerung und einem Status bericht. und dedizierte Alarm-und Kontroll pins (auf der Figur 1 nicht gezeigt).

Abbildung 1. Transceiver-Block diagramm

Host-Schnitts telle

Die Modul unterstützung für breite Anwendungen mit Host-Schnitts tellen: 400GAUI-8/100GUI-2. Die Host-Schnitts telle entspricht den vorhandenen Protokolls tandards und arbeitet über Standards pezifi kationen der physischen Schicht. Die Terminierung, Abbildung und/oder Aggregation dieses Signals erfolgt in eine interne ZR-Rahmens truktur. Die ZR-Rahmens truktur wird dann an die CFEC-Engine und den DSP angepasst, die für die Übertragung über die kohärente Medien schnitts telle gerahmt sind. Die Host-Schnitts telle signal isierung entspricht den vorhandenen Protokoll-und elektrischen Standards gemäß IEEE 802.3 TM-2018.

Die Host-Schnitts telle, die der elektrischen Hochgeschwindigkeits-Chip-Modul-Schnitts telle mit sehr kurzer Reichweite entspricht, CEI-56G für die PAM4-Codierung VSR-PAM4.

Medien schnitts telle

Die Medien schnitts telle verwendet eine DP-16QAM modulation, eine kohärente Erkennung der Polarisation divers ität und einen fortschritt lichen elektronischen Verbindungs ausgleich mit omatischer Dispersion und Differential gruppen verzögerung kompensation.

Das Modul beendet das Host-Schnitts telle signal und ordnet es dann zu einer internen ZR-Rahmens truktur zusammen. Die ZR-Rahmens truktur wird dann an die CFEC-Engine und den DSP angepasst, die für die Übertragung über die kohärente Medien schnitts telle gerahmt sind.

Host Elektrische Steck verbinder & Pin-Aufgaben

Die elektrischen Schnitts tellen des Moduls, einschl ießlich Pad-Zuweisungen für Daten, Steuerung, Status und Netzteile sowie Host-PCB-Layout-Anforderungen, entsprechen vollständig der QSFP-DD MSA QSFP-DD-Hardware spezifikation. Rev 5.0.

Der Fall des QSFP-DD moduls ist von der Schaltung sform des Moduls, SO, isoliert, um dem Geräte designer Flexibilität in Bezug auf Verbindungen zwischen externen Abschirmen für elektro magnetische Störungen und der Schaltung sform, der SO, des Moduls zu bieten.

Abbildung 2. MSA-konform Connector

Absolute maximale Bewertungen

Es ist zu beachten, dass der Betrieb, der über alle einzelnen absoluten Höchstwerte hinaus geht, dieses Modul dauerhaft beschädigen kann.

Betriebs bedingungen

Strom versorgung

Das 400G ZR QSFP-DD DCO ist ein Power Class 8 Modul. Um zu vermeiden, dass die Strom kapazität des Host-Systems bei Hot-Plug, Power-Cycle oder Reset übers ch ritten wird, müssen alle QSFP-DD Module im Low-Power-Modus eingesc halten werden, wenn LPMode aktiviert wird. Wenn LPMode nicht aktiviert ist, wird das Modul ohne Host eingriff in den Hoch leistungs modus übergehen. Die Spezifikation werte für maximale momentane, anhaltende und stationäre Ströme in jeder Leistungs klasse sind in Tabelle 5 angegeben. Die Anforderungen an die Strom versorgung sind in der folgenden Tabelle angegeben.

Hardware-Steuerung und Status-Pins

Zusätzlich zur seriellen 2-Draht-Schnitts telle verfügt das Modul über die folgenden Signale mit niedriger Geschwindigkeit für Steuerung und Status:

● ModSelL

● ResetL

● LPMode

● ModPrsL

● IntL

● Epps

ModSelL

Das ModSelL ist ein Eingangs signal, das im QSFP-DD modul zu Vcc gezogen werden soll. Wenn das Modul vom Host niedrig gehalten wird, reagiert es auf serielle 2-Draht-Kommunikationsbefehle. Der ModSelL ermöglicht die Verwendung mehrerer QSFP-DD module auf einem einzigen 2-Draht-Schnittstellenbus. Wenn ModSelL „ hoch “ist, darf das Modul keine 2-Draht-Schnittstellenkommunikation vom Host beantworten oder bestätigen.

Um Konflikte zu vermeiden, darf das Hosts ystem keine 2-Draht-Schnittstellenkommunikation innerhalb der ModSelL-De-Assert-Zeit versuchen, nachdem QSFP-DD Module urkunde sind. In ähnlicher Weise muss der Host mindestens auf den Zeitraum der ModSelL-Anwartzeit warten, bevor er mit dem neu gestalteten Modul kommuniziert. Die Ansetzungs-und Abstands perioden verschiedener Module können sich überschneiden, solange die obigen Timing-Anforderungen erfüllt sind.

ResetL

Das ResetL-Signal muss im Modul auf Vcc gezogen werden. Ein niedriger Pegel des ResetL-Signals, der länger als die Mindest impuls länge (t_Reset_init) ist, initiiert einen vollständigen Zurücksetzen des Moduls, wobei alle Einstellungen des Benutzer moduls in den Standard zustand zurück versetzt werden.

LPMode

LPMode ist ein Eingangs signal. Das LPMode-Signal ist im QSFP-DD modul auf Vcc zu ziehen. LPMode wird in der Steuerung des Moduls Power-Modus verwendet.

Siehe CMIS Abschnitt 6.3.1.3.

ModPrsL

ModPrsL muss auf der Host-Platine zu Vcc Host hochgezogen und im Modul tief gezogen werden. Das ModPrsL wird als "niedrig" bezeichnet, wenn das Modul ed ist. Die ModPrsL wird als „ hoch “eingestuft, wenn das Modul aufgrund des Pull-up-Widerstands auf der Host-Platine physisch nicht auf dem Host-Connector vorhanden ist.

Eine andere Signal isierung mit niedriger Geschwindigkeit als die SCL-und SDA-Schnitts telle basiert auf Niederspannung sTTL (LVTTL), die mit Vcc betrieben wird. Vcc bezieht sich auf die generischen Versorgungs spannungen von VccTx, VccRx, Vcc Host oder Vcc1. Die Hosts müssen an jedem der 2-Draht-Schnittstellen-SCL (Clock), SDA (Data) und allen Status ausgängen mit niedriger Geschwindigkeit einen Pull-up-Widerstand verwenden, der mit dem Vcc-Host verbunden ist. Die SCL und SDA ist eine Hot-Plug-Schnitts telle, die eine Bus-Topologie unterstützen kann. Während des Ions oder Entfernens des Moduls kann das Modul eine Pre-ge-Schaltung implemen tieren, die verhindert, dass Daten übertragungen von anderen Modulen, die den Bus bereits verwenden, beschädigt werden.

Die QSFP-DD elektrischen Spezifikationen mit niedriger Geschwindigkeit sind in Tabelle 6 angegeben. Diese Spezifikation gewähr leistet die Kompatibilität zwischen Host-Bussen und der 2-Draht-Schnittstelle.

Physikalische Schicht

Die physische Schicht, die die Kommunikation zwischen Host und Modul unterstützt, ist die seriale Two Wire Interface (TWI). Das TWI besteht aus einem Taktsignal (SCL) und einem Datensignal (SDA).

SCL und SDA umfassen eine serielle 2-Draht-Schnitts telle zwischen dem Host und dem Modul unter Verwendung des TWI-Protokolls. SCL ist als serielle Schnitts telle Taktsignal und SDA als serielle Schnitts telle Datensignal definiert. Beide Signale sind Open-Drain und erfordern Pull-up-Widerstände auf 3,3 V am Host. Der Pull-up-Widerstands wert muss je nach kapazitiver Last 1k Ohm bis 4,7 k Ohm betragen.

Beide Signale (SCL und SDA) sind bidirektion ale Open-Collector-Pins und erfordern einen externen Pull-up zu VCC auf der Host-Leiterplatte. Um die Leitung zu aktivieren, muss sie nach unten gezogen werden (verdrahtet). Die Gesamt kapazität auf dem Bus sollte 400pF nicht überschreiten.

Diese 2-Draht-Schnittstelle unterstützt Bus geschwindigkeiten:

· Schneller Modus-I2C Fast-Modus (Fm) ≤ 400 kbit/s

· Schneller Modus plus - I2C Fast-Mode Plus (Fm +) ≤ 1 Mbit/s

Das SDA-Signal ist bidirektional. Während der binären Daten übertragung muss das SDA-Signal übergehen, wenn die SCL niedrig ist. SDA-Übergänge, wenn SCL hoch ist, werden verwendet, um entweder den Anfang (START) oder das Ende (STOP) einer Daten übertragung zu markieren.

Elektrische Hoch geschwindigkeit spezifikationen

Sender und Empfänger entsprechen der CEI-56G-VSR-PAM4 elektrischen Spezifikation (OIF-CEI-04.0).

Die Datenleitungen sind AC-gekoppelt und im Modul gemäß der folgenden Abbildung aus dem QSFP-DD MSA abgeschlossen. Die Hoch geschwindigkeit signale folgen den in OIF-CEI-04.0 definierten elektrischen Spezifikationen von CEI-56G-VSR-PAM.

Die Hoch geschwindigkeit signale bestehen aus 8 Sende-und 8 Empfangs differential paaren, die als TX[8:1]p / TX[8:1]n und RX[8:1]p / RX[8:1]n ident ifi ziert sind. Diese Signale können in 400GAUI-8 betrieben werden, abhängig von der Leistungs fähigkeit des host.400GAUI-8-Modus, der 8 Differential spuren unter Verwendung der PAM4-Signalübertragung bietet, die bei 26,5625 GBaud arbeitet. Dies führt zu 8 Fahrspuren von 50 Gb/s für insgesamt 400 Gb/s. Dieser Modus ermöglicht die Verbindung zu PMD-Konfigurationen von 400GUAI-8.

Die folgenden elektrischen Bakterien werden über die empfohlene Betriebs umgebung definiert, sofern nicht anders angegeben.

Elektrische Eigenschaften für Transmitter

Elektrische Eigenschaften für Empfänger

Loopback

Das Modul unterstützt Loopback-Funktional ität. Der Host Loopback (Loopback) und der Netzwerk Loopback (Loopback) werden in der brüllenden Abbildung 4 angezeigt. Einzelheiten zur Steuerung des Loopback-Modus finden Sie unter Referenz [2]. Im optionalen Loopback wird TXn sowohl auf Host-als auch auf Medien seite zurück zu RXn geschleift, z. B. TX0 auf RX0.

Abbildung 3:Modul Loopback-Orientierung

Optische Spezifikationen

Alle in diesem Dokument angegebenen Spezifikationen sind End-of-Life-Nummern und gelten unter Betriebs bedingungen, sofern nicht anders angegeben:

Spezifikationen für optische Sender

Spezifikationen für optische Empfänger

Einfüge-, Extraktion-und Retention kraft

EMI-, EMC-und ESD-Spezifikation

Das Modul entspricht den Anforderungen, die in der nachstehenden Tabelle aufgeführt sind, wenn es in der Host-Ausrüstung installiert ist.

Umriss zeichnung (mm)

 
Figur 4:QSFP-DD modul Mechanische Zeichnung

Anwendungen

● DCI

● Metro-Netzwerk