Optischer Transceiver 2x100GBASE-SR4 QSFPDD

2x100GBASE-SR4 QSFPDD-Transceiver ist eine Art von parallelem Transceiver, VCSEL und PIN-Array-Paket ist die Schlüssel technik, über I2C-System kann Kontakt mit Modul. Es ist eine acht kanal ige, steck bare, parallele, faser optische QSFP-Doppel dichte für 2x100 Gigabit-Ethernet-Anwendungen. Hoch leistungs modul für mehrspurige Daten kommunikations-und Verbindungs anwendungen mit kurzer Reichweite. Es integriert acht Daten spuren in jede Richtung mit einer Bandbreite von 8x25,78125 Gbps. Jede Spur kann mit 25,78125 Gbps bis zu 70 m mit OM3-Faser oder 100 m mit OM4-Faser betrieben werden. Diese Module sind für den Betrieb über Multimode-Faser systemen mit einer nominalen Wellenlänge von 850nm ausgelegt. Die elektrische Schnitts telle verwendet einen Steck verbinder vom Typ 76 Kontakt kanten. Die optische Schnitts telle verwendet einen 24 Faser MTP (MPO) Stecker. Dieses Modul enthält eine bewährte Schaltung und VCSEL-Technologie, um eine zuverlässige lange Lebensdauer, hohe Leistung und einen konsistenten Service zu bieten.

Abbildung 1. Modul Block diagramm

Merkmale

● 8 Kanäle Vollduplex-Transceiver-Module
● Übertragungs datenrate bis zu 26Gbps pro Kanal
● 8 Kanäle 850nm VCSEL-Array
● 8 Kanäle PIN Foto detektor Array
● Interne CDR-Schaltungen auf Empfänger-und Sender kanälen
● Unterstützung CDR-Bypass
● Geringer Strom verbrauch <4W
● Heißer steck barer QSFP DD-Formfaktor
● Maximale Verbindungs länge von 70m auf OM3 Multimode-Faser (MMF) und 100m auf OM4 MMF
● MPO24-Steckdose
● Betriebs fall temperatur 0 °C bis 70 °C
● 3,3 V Versorgungs spannung

Pin Deion

Abbildung 2. Elektrische Pin-Out-Details

ModSelL Pin

Das ModSelL ist ein Eingangs signal, das im QSFP-DD modul zu Vcc gezogen werden muss. Wenn das Modul vom Host niedrig gehalten wird, reagiert es auf serielle 2-Draht-Kommunikationsbefehle. Der ModSelL ermöglicht die Verwendung mehrerer QSFP-DD module auf einem einzigen 2-Draht-Schnittstellenbus. Wenn ModSelL „ hoch “ist, darf das Modul keine 2-Draht-Schnittstellenkommunikation vom Host beantworten oder bestätigen.

Um Konflikte zu vermeiden, darf das Hosts ystem keine 2-Draht-Schnittstellenkommunikation innerhalb der ModSelL-De-Assert-Zeit versuchen, nachdem QSFP-DD Module urkunde sind. In ähnlicher Weise muss der Host mindestens auf den Zeitraum der ModSelL-Anwartzeit warten, bevor er mit dem neu gestalteten Modul kommuniziert. Die Ansetzungs-und Abstands perioden verschiedener Module können sich überschneiden, solange die obigen Timing-Anforderungen erfüllt sind.

ResetL Pin

Das ResetL-Signal muss im Modul auf Vcc gezogen werden. Ein niedriger Pegel des ResetL-Signals, der länger als die Mindest impuls länge (t_Reset_init) ist (siehe Tabelle 13), löst einen vollständigen Modul reset aus und kehrt alle Benutzer module in ihren Standard zustand zurück.

InitMode Pin

InitMode ist ein Eingangs signal. Das InitMode-Signal muss im QSFP-DD modul auf Vcc hochgezogen werden. Mit dem InitMode-Signal kann der Host definieren, ob das QSFP-DD modul unter der Steuerung der Host-Software (InitMode behauptet High) oder der Modul hardware steuerung (InitMode deasered Low) initial isiert wird. Unter der Steuerung der Host-Software muss das Modul im Low-Power-Modus bleiben, bis die Software den Übergang zum High-Power-Modus gemäß Abschnitt 7.5 ermöglicht. Unter Hardware-Kontrolle (InitMode de-ased Low) kann das Modul sofort in den High Power-Modus übergehen, nachdem die Verwaltungs schnitts telle initial isiert wurde. Der Host darf den Zustand dieses Signals nicht ändern, während das Modul vorhanden ist. In älteren QSFP-Anwendungen wird dieses Signal LPMode genannt. Siehe SFF-8679 für Signal deion.

ModPrsL Pin

ModPrsL muss auf der Host-Platine zu Vcc Host hochgezogen und im Modul geerdet werden. Das ModPrsL wird als "niedrig" bezeichnet, wenn das Modul ed und "High" desuperiert wird, wenn das Modul physisch im Host-Connector fehlt.

IntL Pin

IntL ist ein Ausgangs signal. Das IntL-Signal ist ein Open-Collector-Ausgang und muss auf der Host-Platine an Vcc Host gezogen werden. Wenn das IntL-Signal niedrig angegeben wird, zeigt es eine Änderung des Modul zustands, einen möglichen Modul betriebs fehler oder einen für das Hosts ystem kritischen Status an. Der Host ident ifi ziert die Quelle des Interrupts mithilfe der seriellen 2-Draht-Schnittstelle. Das IntL-Signal wird als „ Hoch “eingestuft, nachdem alle eingestellten Interrupt-Flags gelesen wurden.

Strom versorgungs filterung

Die Host-Platine sollte die in Figure3 gezeigte Strom versorgungs filterung verwenden.

Abbildung 3. Host Board Netzteil Filterung

Optische Schnitts telle spuren und Zuweisung

Der optische Schnitts telle anschluss ist ein männlicher MPO24-Stecker.

Abbildung 4. Optischer Behälter und Kanal orientierung

DIAGNOSTISCHE ÜBERWACHUNGS SCHNITTS TELLE (OPTIONAL)

Die digitale Diagnose überwachungs funktion ist auf allen QSFP DD-Produkten verfügbar. Eine serielle 2-Draht-Schnitts telle bietet dem Benutzer Kontakt mit dem Modul. Die Struktur des Speichers ist in Abbildung 5 dargestellt. Der Speicher platz ist in einer unteren, einzelnen Seite, einem Adressraum von 128 Bytes und mehreren oberen Adressraum seiten angeordnet. Diese Struktur ermöglicht den rechtzeitigen Zugriff auf Adressen auf der unteren Seite, z. B. Interrupt Flags und Monitore. Weniger zeit kritische Einträge, z. B. serielle ID-Informationen und Schwellen werte in stellungen, sind mit der Funktion „ Seiten auswahl “verfügbar. Die Struktur bietet auch eine Adress erweiterung, indem bei Bedarf zusätzliche obere Seiten hinzugefügt werden. Die verwendete Schnitts telle adresse ist A0xh und wird haupt sächlich für zeit kritische Daten wie die Interrupt-Handhabung verwendet, um ein einmaliges Lesen für alle Daten zu ermöglichen, die sich auf eine Interrupt-Situation beziehen. Nachdem ein Interrupt, IntL, behauptet wurde, kann der Host das Flaggen feld auslesen, um den betroffenen Kanal und den Typ des Flags zu bestimmen.

Abbildung 5. QSFP DD Speicher karte

Abbildung 6. Niedrige Speicher karte

Figur 7. Seite 00 Speicher karte

Timing für Soft Control-und Status funktionen

Abbildung 9. Timing-Spezifikationen

Umriss zeichnung (mm)

Absolute maximale Bewertungen

Empfohlene Betriebs bedingungen

Elektrische Spezifikationen

Anmerkung:

1. BER = 5E-5; PRBS 2 ^ 31-1 @ 25.78125Gbps. Pre-FEC

2. Differenz ielle Eingangs spannungs amplitude wird zwischen TxnP und TxnN gemessen.

3. Differenz ielle Ausgangs spannungs amplitude wird zwischen RxnP und RxnN gemessen.

Optische Eigenschaften

Tabelle 3-Optische Eigenschaften

Anmerkung:

1. Gemessen mit Konformität tests ignal bei TP3 für BER = 5E-5 Per-FEC

Anwendungen

● IEEE 802.3bm 100GBASE SR4